|
- UID
- 1029342
- 性别
- 男
|
１ 引言
近年来，随着混沌同步和控制理论的提出与发展，混沌在信号处理、通信和控制领域的应用也日渐广泛。一般认为，在通信领域，混沌信号代替传统的正弦信号作信息载体有以下优势：其一是混沌信号的宽频特性可以实现某种意义上的扩频；其二是混沌信号的类似噪声难以预测，而这一特点正好可为信息的保密传输提供保证。
图1
混沌通信的类型很多，其中较有应用前景的有差动混沌键控（ＤＣＳＫ）和混沌扩频通信。它们的共同特点是信道中传送的信号不再是实现发送端和接收端同步的耦合信号，而是利用混沌信号的统计特性，即混沌信号的自相关和互相关特性来实现一定程度的保密通信。目前的研究工作主要是以理论研究和计算机仿真为主，而利用硬件来验证ＤＣＳＫ及其改进的ＦＭ－ＤＣＳＫ通信性能的设计还很少，因此，笔者设计了基于双数字信号处理器(ＤＳＰ)的ＦＭ－ＤＣＳＫ通信系统方案，文中分别介绍了系统中的话音终端、 混沌序列的产生及其ＦＭ调制、 ＤＣＳＫ调制解调及数据通信等电路，分析了系统工作时程序的装载原理和可行性，同时给出了硬件原理框图和软件设计流程图。
２ 系统硬件总体结构
本系统主要用来完成语音信号的采集、语音压缩编码以及对语音信号进行ＦＭ－ＤＣＳＫ调制，并将调制后的数据通过ＤＳＰ的多通道缓冲串行口（ＭｃＢＳＰ）发送出去，同时对接收到的数据进行ＤＣＳＫ解调和语音解压缩、译码，并将译码后的数据进行Ｄ／Ａ转换以还原出模拟话音。本系统利用串行数模／模数转换芯片ＴＬＶ３２０ＡＩＣ１０来将输入语音信号转换成数字语音信号，待进行完处理后再将数字语音转换成模拟语音信号；低比特率声码器ＡＭＢＥ－１０００则用来对数字语音信号进行低速率的语音压缩编码和对ＤＣＳＫ解调后的数据进行解码；ＴＭＳ３２０Ｃ５４０２（主）不仅要对编码后的数据进行ＤＣ-ＳＫ调制和ＤＣＳＫ解调，而且还要作为整个系统的控制器来完成对各个功能芯片的设置、控制，并通过双口ＲＡＭ芯片（ＩＤＴ７２０６）与ＴＭＳ３２０Ｃ５４０２（从）进行数据传递，同时通过多通道缓冲串行口（ＭｃＢＳＰ）与另一块ＴＭＳ３２０Ｃ５４０２（从）进行双向的数据通信。ＴＭＳ３２０Ｃ５４０２（从）则在ＴＭＳ３２０Ｃ５４０２（主）控制下完成混沌序列的生成和序列的ＦＭ调制运算。整个系统的硬件原理如图１所示。
图中，Ｃ５４０２(主)采用并行方式装载程序?而Ｃ５４０２(从)则是采用ＨＰＩ方式装载程序。由于没有通过双端口ＲＡＭ采用并行方式装载程序，因而可以减少Ｃ５４０２(主)在Ｃ５４０２?从? 装载程序时复杂的控制过程，有效地利用资源。在系统独立工作时，Ｃ５４０２主、从双方的通信主要通过双端口ＲＡＭ来完成。
３ 系统电路工作原理
本系统包括话音终端电路、混沌序列产生及其ＦＭ调制电路、ＤＣＳＫ调制及解调以及两个系统数据通信实现电路。各个部分在控制器的协调下完成双向的ＦＭ－ＤＣＳＫ通信。
３．１ 话音终端电路
话音终端电路由声码器ＡＭＢＥ－１０００与串行数模／模数转换芯片ＴＬＶ３２０ＡＩＣ１０构成，可在ＤＳＰ控制器的控制下完成模拟话音的数字化，并进行压缩编码以输出成帧的编码数据包，然后将其作为信息数据再经ＤＳＰ做ＦＭ－ＤＣＳＫ调制后输出。同时将接收到的并经过ＤＳＰ解调的数据包进行译码以还原出数字话音，最后经过Ｄ／Ａ变换输出模拟话音。
在硬件连接中，ＡＭＢＥ－１０００的发送、接收选通信号以及移位时钟均为ＴＬＶ３２０ＡＩＣ１０产生的ＦＳ和ＣＬＫＳ信号。为满足ＡＭＢＥ－１０００的时序要求，将ＴＸ＿ＳＴＲＢ、ＴＸ＿Ｏ＿ＣＬＫ分别与ＴＬＶ３２０ＡＩＣ１０产生的ＦＳ和ＣＬＫＳ直接相连，而ＲＸ＿ＳＴＲＢ、ＲＸ＿Ｏ＿ＣＬＫ则经过ＣＰＬＤ逻辑转换后与ＦＳ、ＣＬＫＳ相连。ＡＭＢＥ－１０００的编码速率、信道接口方式、ＡＤ接口方式以及各种控制都是由Ｃ５４０２（主）通过操作不同的Ｉ／Ｏ口并经ＣＰＬＤ锁存完成的，其中ＡＭＢＥ－１０００的时序逻辑图如图２所示。
对ＴＬＶ３２０ＡＩＣ１０中各控制寄存器的控制可用Ｃ５４０２（从）通过多通道缓冲串行口?ＭｃＢＳＰ０?向ＤＣＳＩ写入相应格式的数据来完成。与Ｃ５４０２（从）的连接工作在ＳＰＩ模式，并同样由ＴＬＶ３２０ＡＩＣ１０产生ＦＳ和ＣＬＫＳ信号。初始化完成后，ＴＬＶ３２０ＡＩＣ１０则在８ｋＨｚ的采样率和１６ｂｉｔ的线性量化模式下与声码器交换数据。而声码器每２０ｍｓ与Ｃ５４０２（主）交换一次数据。当然，所有的工作方式都可以通过软件编程来实现。
３．２ 混沌序列的产生及其ＦＭ调制
混沌序列的产生及其ＦＭ调制主要由Ｃ５４０２(从)完成。可利用经典的Ｌｏｇｉｓｔｉｃ映射：
然后经离散迭代运算产生所需要的混沌序列。由ＦＭ－ＤＣＳＫ通信方式的原理可知，所产生的混沌序列需经过ＦＭ调制，然后才能对话音数据作ＤＣＳＫ调制。ＦＭ－ＤＣＳＫ调制解调系统框图如图３所示。因为混沌序列的ＦＭ运算量比较大，因此，本设计选择ＴＭＳ３２０Ｃ５４０２作为运算处理器，它的最高工作频率可达１００ＭＨｚ。
Ｃ５４０２(从)通过双口ＲＡＭ将ＦＭ调制后的混沌序列送给Ｃ５４０２(主)，也就相当于在ＦＭ－ＤＣＳＫ调制解调系统中完成了混沌发生器和ＦＭ调制器的功能。
３．３ ＤＣＳＫ调制解调及数据通信
用Ｃ５４０２?主?可完成低速率编码后话音信号的ＤＣＳＫ调制和接收数据的ＤＣＳＫ解调，同时可控制ＣＰＬＤ以产生各种控制信号。每次通信过程中，Ｃ５４０２(主)将从双口ＲＡＭ中读取相应数目ＦＭ调制后的混沌序列，然后对接收到的话音数据按ｂｉｔ 进行ＤＣ-ＳＫ调制，同时通过ＭｃＢＳＰ用ＤＭＡ方式接收ＤＣＳＫ调制数据并由Ｃ５４０２(主)进行ＤＣＳＫ解调。这两项工作都是通过中断来完成的
３．４ 系统独立工作时的程序装载过程
本系统的程序装载分为Ｃ５４０２(主)自身的并行装载和Ｃ５４０２(从)的ＨＰＩ装载两部分。
Ｃ５４０２(主)与Ｆｌａｓｈ ＡＴ２９ＬＶ１０２４和双口ＲＡＭ之间的逻辑如图４所示。Ｃ５４０２(主)上电复位装载时，由于Ｂｏｏｔｌｏａｄｅｒ程序在初始化时设置ＸＦ为高电平，因此，在系统进入并行引导装载模式后，Ｃ５４０２(主)将从数据寻址为０ＦＦＦＦｈ的单元（Ａ１５＝１，选中Ｆｌａｓｈ）中读取将要载入的程序存储区首地址和并行装载数据流。此时，Ｃ５４０２可将 Ｆｌａｓｈ地址０８０００ｈ—０ＦＦＦＦｈ单元中的数据读到Ｃ５４０２对应于００００ｈ—７ＦＦＦｈ寻址区的片内ＤＲＡＭ和片外ＳＲＡＭ中。Ｂｏｏｔ-ｌｏａｄｅｒ程序结束后，用户程序的第一条语句为ＲＳＢＸ ＸＦ，即置ＸＦ引脚为低电平， 那么Ｆｌａｓｈ将始终不选通。这样，双端口ＲＡＭ的高３２ｋ区域（０８０００ｈ—０ＦＦＦＦｈ）将被释放出来作为Ｃ５４０２?主?运行时的数据区或程序区使用。Ｃ５４０２?主?装载进来的程序数据主要分为三部分：给Ｃ５４０２(从)的装载程序、自身的运行程序及Ｃ５４０２(从)的运行程序。
在Ｃ５４０２(主)进行并行装载的过程中，Ｃ５４０２(从)将判断是哪种装载模式。因为Ｃ５４０２?从?的ＨＩＮＴ和ＩＮＴ２连在一起，因此，ＤＳＰ上电初始化时会将０７ＦＨ单元清０，同时ＨＩＮＴ置０会导致ＩＮＴ２的ＩＦＲ相应标志位有效，Ｃ５４０２(从)在查询到ＩＮＴ２的标志位有效后，则判断为ＨＰＩ装载模式。Ｃ５４０２(主)在进行并行装载后，将首先运行装载程序，以便将Ｃ５４０２(从)的运行程序数据传送到Ｃ５４０２(从)中，从而将Ｃ５４０２(从)的程序入口地址写到０７ＦＨ单元，这样即表明ＨＰＩ装载结束。
４ 系统软件设计
４．１ 程序流程
系统的软件设计主要包括对Ｃ５４０２?主?和Ｃ５４０２（从）的编程。Ｃ５４０２?主?的软件设计由Ｃ５４０２的初始化、ＡＭＢＥ－１０００的初始化、ＭｃＢＳＰ０和ＭｃＢ-ＳＰ１初始化、ＤＭＡ的初始化、ＤＳＰ中断设置、接收数据中断设置程序和发送数据中断设置程序构成。图５为Ｃ５４０２(主)软件系统流程图，图６和图７分别为ＭｃＢＳＰ０接收中断设置和ＭｃＢＳＰ１接收中断设置流程图。Ｃ５４０２(从)的软件设计由Ｃ５４０２初始化、ＴＬＶ３２０ＡＩＣ１０的初始化以及混沌序列产生和混沌序列的ＦＭ调制构成。
４．２ 程序设计应注意的问题
在进行系统软件设计时，应注意以下几个问题：
（１）由于ＭｃＢＳＰ工作在数据接收中断方式，因此全局中断和串口中断的相应位要合理设置。同时，在设置中断向量表时，中断向量表的位置应与处理器模式状态寄存器ＰＭＳＴ中的中断向量指针ＩＰＴＲ相对应，ＩＰＴＲ的９位地址指向１２８字的中断向量所在的程序页?同时，中断向量表也要严格按照Ｃ５４０２规定的格式编写，否则不能正确地产生需要的中断结果。
（２）要实现ＤＳＰ数据采集系统的脱机独立运行，程序装载十分关键。Ｃ５４０２(主)进行并行装载时，ＡＴ２９ＬＶ１０２４中的程序数据流要严格按照并行装载的格式依次把Ｃ５４０２?从?装载程序、Ｃ５４０２(主)自身执行程序和Ｃ５４０２(从)的程序装载到片内ＤＲＡＭ和片外双口ＳＲＡＭ中。
（３）当双端口ＲＡＭ在两片ＤＳＰ之间进行数据传递时，要合理分配空间，协调好读写时序，严格避免数据冲突。
５ 结束语
本文利用两片ＴＭＳ３２０Ｃ５４０２设计了ＦＭ－ＤＣＳＫ通信系统的硬件实现方案，给出了系统独立工作时的硬件原理框图和软件设计流程图。实践证明：并行装载模式和ＨＰＩ装载模式同时使用，可有效利用系统资源、降低成本。 |
|
