首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » 求助

返回列表回复发帖

求助

注册会员

Rank: 2

UID: 164815
性别: 男

1^#

字体大小: tT

syf409发表于 2007-7-6 12:34 | 只看该作者

求助

基于FPGA的位同步信号提取

收藏分享评分

回复引用

论坛元老

Rank: 8 Rank: 8

UID: 136199
性别: 男

2^#

caopengly发表于 2007-7-6 21:49 | 只看该作者

这要根据你的需要来提取同步信号了。

一般通过clk，或其他特定的握手信号。具体情况具体分析。

这个版主不太冷 =========================== 我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm

回复引用