首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]如何用VHDL实现输出脉宽的调整

[求助]如何用VHDL实现输出脉宽的调整

本人新手,请教各位怎样用VHDL实现对输出脉宽的调制,比如调整成3个时钟周期长度!

谢谢了!

pwm你可以看看原理,这里有一个老外的经典例子。

[attach]2313[/attach]

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm
谢了,我也想看看呢.
谢了,我也想看

我们用PWM+PFM的方法

谢了 俺看看

在fpga里面对于这种sin波的脉宽调制通常都是使用查表的方式,所这种方法的移植性好。

查表的值决定了调制,当然速度也比较快。

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm
返回列表