首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » 延时程序

返回列表回复发帖

延时程序

注册会员

Rank: 2

UID: 162744
性别: 男

1^#

字体大小: tT

saviola830812发表于 2007-11-30 11:07 | 只看该作者

延时程序

在maxplus中用for 循环编的延时程序如何衡量时间的长短！

收藏分享评分

回复引用

论坛元老

Rank: 8 Rank: 8

UID: 136199
性别: 男

2^#

caopengly发表于 2007-11-30 12:37 | 只看该作者

“for 循环编的延时程序”你的概念不是很清楚。

使用for循环不是用来延时的，你这是程序设计思路。

使用循环只能将你的表达简化，对电路的影响和用分离语句实现是一样的。

如果要实现延时，可以通过状态机的转换来延时。

这个版主不太冷 =========================== 我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm

回复引用