首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助][原创]VHDL语言设计中的错误

[求助][原创]VHDL语言设计中的错误

我在用VHDL语言编写程序的时候,编译时没有错误,但在Creat Defaut Symbol的时候有一个错误:Prevent further processing.请各位高手指点啊!急用,谢谢~~~~~~~
返回列表