首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

对时钟的相位噪声参数的要求很高的设计,需要考虑哪些关键性的问题来降低相位噪声?

对时钟的相位噪声参数的要求很高的设计,需要考虑哪些关键性的问题来降低相位噪声?

对时钟的相位噪声参数的要求很高的设计,需要考虑哪些关键性的问题来降低相位噪声?
在ADC,DAC的器件中衡量性能有很多项指标:象位数、转换速度、DC精度、开关性能、动态性能(SNR, SINAD,IMD)等等。
返回列表