标签: CLK

	版块	作者	回复/查看	最后发表
EPM570 时钟输入引脚 CLK_n	FPGA/CPLD可编程逻辑	shaowenjunswj 2009-1-6	0 / 1811	shaowenjunswj 2009-1-6 18:21
altera 的cyclone 系列的pll中，输入clk的频率有限制吗？	FPGA/CPLD可编程逻辑	zzzccczzz 2008-4-17	5 / 3527	flanix 2008-4-21 18:03
xilinx EDK环境下DDR SDRAM设计——CLK_FB		ifelse 2007-7-9	3 / 1756	ifelse 2007-7-16 21:42
clk	DSP技术	lovewwg 2007-3-9	0 / 783	lovewwg 2007-3-9 09:40
请问VHDL语言中表达式clk'event是什么意思？	FPGA/CPLD可编程逻辑	icefog 2006-2-16	4 / 4749	anotherchen 2006-3-13 17:49
请问在quartus中if(clk'event and clk='1')then这样的语句是	FPGA/CPLD可编程逻辑	icefog 2006-2-27	4 / 2102	waterlily 2006-2-27 16:25
[求助]MC9S12UF32的IP BUS CLK是多少?以及TCNT的问题		polarbear2008 2005-8-26	9 / 1448	seuafu2005 2006-1-17 10:06
[求助]MC9S12UF32的IP BUS CLK是多少?以及TCNT的问题		polarbear2008 2005-8-26	9 / 1653	seuafu2005 2006-1-17 10:06
[求助]CLK 的问题（9S12UF32）		polarbear2008 2005-10-24	5 / 867	polarbear2008 2005-11-2 13:11
[求助]CLK 的问题（9S12UF32）		polarbear2008 2005-10-24	5 / 887	polarbear2008 2005-11-2 13:11
新手问：clk'event and clk='1'为什么不能被maxplus2识别	FPGA/CPLD可编程逻辑	laterose 2005-1-8	2 / 1389	hxxfff 2005-1-8 10:48
请高手帮我看看，编译时怎么把CLK优化掉了？	FPGA/CPLD可编程逻辑	lgx_nm 2004-5-20	0 / 1071	lgx_nm 2004-5-20 11:34