altera 的cyclone 系列的pll中，输入clk的频率有限制吗？
|
- UID
- 187797
- 性别
- 男
|
altera 的cyclone 系列的pll中，输入clk的频率有限制吗？
请问altera 的cyclone 系列的pll中，输入clk的频率有什么限制没有？最低时钟频率是多少？能输入2.048MHz吗？ 谢谢了！ |
|
|
|
|
|
- UID
- 132434
- 性别
- 男
|
| 这个系列没有用过，不过这个一般都有最低时钟频率的限制的，具体限制在生成pll core的时候会有一个数据手册，上面会有说明，或者生在成的过程中，参数的范围会给出 |
|
|
|
|
|
|
- UID
- 136199
- 性别
- 男
|
在我的记忆中，其pll好像不能超过600M，楼主在pll里面的配置信息中可以看到。 如果要使用pll，其最低的时钟为16M |
|
这个版主不太冷
===========================
我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm |
|
|
|
|
|
|
- UID
- 187797
- 性别
- 男
|
|
|
|
|
|
|
- UID
- 121854
- 性别
- 男
|
|
|
|
|
|
