标签: integer
| 版块 | 作者 | 回复/查看 | 最后发表 | |
| 请教：如何在VHDL中将integer转换成real | FPGA/CPLD可编程逻辑 | czjkk@163.com 2009-5-14 | 0 / 1494 | czjkk@163.com 2009-5-14 16:15 |
| verilog编译时出错：EVENT INTEGER REAL REALTIME REG TIME AUTOMATIC IDENT STRING | FPGA/CPLD可编程逻辑 | fightinmyway 2008-9-28 | 0 / 1745 | fightinmyway 2008-9-28 13:21 |
| 请教如何获得integer类型数据的各位值 | FPGA/CPLD可编程逻辑 | shuaike 2006-4-9 | 5 / 1239 | stone133 2006-4-12 15:08 |
| std_logic_vector和integer 的 类型转换 | FPGA/CPLD可编程逻辑 | shirleydp 2003-9-24 | 0 / 1475 | shirleydp 2003-9-24 16:36 |