标签: task
| 版块 | 作者 | 回复/查看 | 最后发表 | |
| [讨论]vreilog中关于task的讨论！ | FPGA/CPLD可编程逻辑 | Texas 2005-10-28 | 0 / 899 | Texas 2005-10-28 13:28 |
| 在NIOS IDE里BUILD PROJECT ，TASK有抱错，但CONSULE 里说BUILE COMPLETE，TASK的抱 | zabxnr 2005-9-10 | 1 / 944 | zabxnr 2005-9-12 11:17 | |
| 请问在verilog里，always可不可以用在task里面 | FPGA/CPLD可编程逻辑 | jansonwang 2005-7-16 | 3 / 1892 | henmen 2005-8-25 14:40 |