首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]FPGA如何产生RESET信号？

新手上路

Rank: 1

UID
10206 
性别
男 
1#
打印
tT
kevincheng发表于 2005-11-29 12:00 | 显示全部帖子

[求助]FPGA如何产生RESET信号？

FPGA, RESET, 信号, 求助
FPGA如果没有从外部引入一个RESET信号的话，内部能不能产生一个RESET信号，我记得FPGA是有全局复位信号的，但是我不知道怎么产生？各位大虾请赐教！


另外，spartanIIE的内部时钟DLL怎么使用阿？
谢谢
 
收藏 分享 评分
回复 引用

订阅 TOP

返回列表