首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 基于FPGA的多功能图像目标发生器的设计与实现
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
基于FPGA的多功能图像目标发生器的设计与实现
发短消息
加为好友
pengpengpang
(pengpengpang)
当前离线
UID
1023229
帖子
6106
精华
0
积分
3055
阅读权限
90
来自
中国
在线时间
156 小时
注册时间
2013-12-20
最后登录
2016-7-3
论坛元老
UID
1023229
来自
中国
1
#
打印
字体大小:
t
T
pengpengpang
发表于 2014-6-29 20:42
|
显示全部帖子
基于FPGA的多功能图像目标发生器的设计与实现
语言编程
,
发生器
,
流行
在CCD图像采集中,需要对图像采集系统的性能进行评估.而由于CCD相机的研制时间长。研制成本高,并且不易于控制,因此,研制出开发周期短、易于控制的图像目标发生器成为评估图像采集系统中很重要的一步。
图像目标发生器的设计主要是根据数字图像的知识,利用FPGA的大容量、高集成度、数据稳定等优点来设计图像数据流,实现CCD相机的大部分功能。
该图像目标发生器利用可编程逻辑器件的优良性能,采用VHDL语言编程,并且在流行的FPGA芯片上实现。它能产生灰度阶图像、静态目标图像和运动目标图像。在静态目标图像和运动目标图像中。背景区域和目标区域的对比度反差很大。输出的图像的像素采用12位灰度级表示,产生的图像大小是2Kx1K。
1设计原理
在图像信号的生成中,最重要的是时序关系,主要的信号有:像素时钟、帧信号、行信号和数据信号。以6x6大小的图像为例,它们和像素数据构成的时序关系如下。在图1中,帧信号(frame)包括6个行(1ine)有效信号,同时行信号又包括6个有效的时钟信号,这样便可以生成简单的6x6大小的图像。利用这个原理,便可以生成2KxlK大小的图像。
2、硬件设计描述
整个系统的结构框图如图 2 所示。
在图2 中,工作模式选择用来决定系统是工作在灰度阶图像、静态目标图像还是运动目标图像的模式;FPGA 选用Xilinx 公司的XC2S200,该芯片的最高工作频率为200MHz,集成系统门为20 万门,5292 个逻辑单元,用来产生所有的图像数据信号;该图像目标发生器的接口选用两种方式:LVDS 接口和Camera Link 接口,其中LVDS 接口芯片是美国国家半导体公司的DS90C031,Camera Link 接口芯片是该公司的DS90CR283。
3、图像数据的设计
该设计采用模块化设计方法,先用 VHDL 生成底层模块:灰度阶图像产生模块、静态目标图像产生模块和运动目标图像产生模块等,然后利用原理图输入法将各底层模块调入顶层中,构成整个图像目标发生器,最后的图像目标发生器的顶层原理图如图3 所示。
图像目标发生器主要由以下几个模块组成:
1) 时钟计数模块
该模块是一个模2147 计数器,在对时钟计数的过程中计数器计到2047,就会产生一个低电平,表明产生一行图像,低电平维持100 个时钟周期,即行消隐期是100 个时钟周期。
2) 行计数模块
行计数模块是一个模1123 计数器。对行信号计数的过程中,计到1023,输出一个低电平,说明产生一帧完整的图像,该低电平维持50 个行周期,即场消隐期是50 个行周期。
3) 灰度阶图像产生模块
当 m<3:0>=“0000”时,图像目标发生器工作在灰度阶图像输出的模式下。灰度阶图像即图像像素的灰度值逐次加1,加至最大(212),再返回至0,然后逐次循环。
4) 静态目标图像产生模块
当m<3:0>="0001"时,图像目标发生器工作在产生静态目标图像模式下。
静态目标图像产生模块的输入主要是行计数器模块和时钟计数模块的输出,输出主要是图像灰度值数据。静态目标图像采用时钟计数模块和行计数模块产生的地址(行数和列数)来界定每一目标的大小,每一个图像目标块的大小是100×100,在该区域内,图像灰度值全为1,在该区域外为背景区域,图像灰度值全为0。
5)图像帧数判断模块
图像帧数判断模块主要是依据本设计的要求设计的一个模 11 计数器,保证11 幅图像循环出现。图像帧数判断模块的主要输入信号是图像的帧信号,帧信号是一幅完整图像的标志,当检测到帧信号的高电平跳变沿,说明开始一帧新的图像数据。
6) 运动目标图像产生模块
运动目标图像产生模块以图像帧判断模块模块、时钟计数模块、行计数模块的输出做为输入,其中,时钟计数模块和行计数模块的输出产生列地址和行地址,图像帧数判断模块的输出可以保证11 帧图像循环出现,每一帧图像的目标区域都不相同,这样便可以产生运动目标图像。在每一帧图像中,由时钟计数器和行计数器产生的地址来界定目标区域的范围,在该区域内,像素灰度值全为1,为目标区域,在该区域外,像素灰度值全为0,为背景区域。输出是12 位图像灰度值数据。该模块产生的目标区域大小是100×50 。
最后,我们用原理图输入法将上述生成的模块调入顶层原理图编辑器中,最后完整的图像目标发生器如上面的图3 所示。
结论
将本图像目标发生器和 CL160 图像采集卡相连,在上位机采集得到灰度阶图像、静态图像和第一、第三帧动态图像如图4 所示。
基于 FPGA 的图像目标发生器具有结构简单,开发周期短,数据稳定等优点,能迅速投入实际应用之中。该图像发生器具有CCD 相机常用的LVDS 和Camera Link 接口,能和很多常用的具有这两种接口的图像采集卡连接,具有很大的通用性,只需要修改部分时序就可以满足其他的需要,具有很好的可移植性。
在实际的图像采集系统的评估中,利用该目标发生器验证了图像采集系统并不存在丢帧、丢点等现象,在图像存储中,还通过该目标发生器来检测存储速度是否能满足要求,在实际应用中,发现由于数据传输速率大,发现存储速度不能满足要求,后通过改进存储器存储区组织来满足存储速度的要求。
作者:李敏洁, 魏仲慧,何昕
收藏
分享
评分
记录学习中的点点滴滴,让每一天过的更加有意义!
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议