基于Virtex-5的3.125G串行传输系统的设计与验证 带宽, 电子

pengpengpang

摘要：本文基于XILINX 公司的VIRTEX-5 系列FPGA（SX95T）设计了一个串行传输系统，对其传输链路进行了仿真和理论分析，实际验证了该系统能在标准ATCA 机箱内稳定地进行3.125Gbps 的串行数据传输，传输误码率小于10e-12，最远传输距离大于40 英寸。
1. 引言
随着电子系统的不断发展，芯片间以及板间的数据传输需求也在不断增长，传统的单端并行数据传输模式早已不能满足现在高带宽应用的要求，高速差分串行数据传输越来越受到大家的肯定。USB3.0、SATA3.0、PCI-e2.0[1]等新串行规范的发布以及更高速的串并/并串变换单元（SERDES）芯片的推出更是引起了业界对高速差分串行数据传输的无限憧憬。
XILINX 公司推出的Virtex-5 FPGA 中的LXT，SXT，FXT 以及TXT 系列芯片中集成了高速的串并/并串变换单元（SERDES）。其中LXT 和SXT 系列中集成了最高传输速率为3.75Gbps（速度级别为-3 的器件）的GTP 硬核单元。GTP 内部集成高性能的PLL 单元，输出信号幅度可调节，并带有预加重和线性均衡单元，非常适合较远距离的背板传输。
为了解决下一代无线通信基站中多天线(MIMO)信号处理所带来的巨大数据吞吐量要求，本文基于Virtex-5 FPGA 的GTP 单元给出了一种在高级电信计算架构(ATCA)机箱内实现单对差分线进行3.125Gbps 串行传输的设计方案。
2. 传输系统设计
传输系统的组成结构如图1 所示，主要由两块ATCA 板和ATCA 机箱背板组成。两块ATCA 板上各放置1 片FPGA 作为串行链路的两个端点，两片FPGA 之间用两对差分线进行连接，形成双向各3.125Gbps 的串行通信链路。为了验证该系统的远距离传输能力，将两块板放置在14 槽ATCA 机箱的物理槽位1 和物理槽位14，此时总的传输距离大约为40 英寸。


由于已有ATCA 机箱的背板性能不可更改，本文主要的设计集中在ATCA 单板的设计上，主要是单板的叠层设计、作为传输端点的FPGA 的供电设计、串行传输的参考时钟设计以及FPGA 内部GTP 单元的参数调节[2]。
2.1 叠层设计
叠层设计是其他设计的基础，为了保证串行收发器的稳定工作以及保证串行高速信号的传输质量，一个合适的电路板叠层结构非常重要。本系统在设计叠层结构的时候主要考虑了两个方面：一是让所有的GTP 收发差分线布于带状线信号层而不是单边耦合的微带线信号层。虽然带状线比微带线损耗大一些，但是带状线的阻抗更可控一些，而且与交流地平面的耦合更好，有利于高速信号的回流；二是为了减少GTP 单元的供电噪声，采用三个电源平面分别给串行收发器的三种模拟电源AVTT（端接电源）、AVCC（内部电路电源）、AVPLL（PLL 电源）进行供电。具体的叠层结构如图2 所示。


2.2 电源设计
GTP 模拟供电电源的噪声情况是影响GTP 性能的重要因素之一。为了防止板上大量数字IO 的开关噪声耦合到GTP 供电管脚，一个合适的电源滤波网络是非常必要的。除了在设计叠层的时候让GTP 的三个模拟电源分别分配到一个单独的平面上并配上地平面进行耦合外，我们在外部为每个电源管脚上都串联上一个磁珠，再并联上一个0.22uf 的电容形成一个LC 低通滤波器对电源进行滤波。GTP 的模拟电源都采用低噪声的LDO 电源芯片TPS74401 进行供给，输出电压的纹波小于50mv。
2.3 时钟设计
高速串行收发器的参考时钟是另一个影响信号传输质量的重要因素。高质量的参考时钟才能保证稳定的高速传输。对参考时钟的指标要求主要包括以下几个方面：频率稳定性（jitter）、占空比、上升沿下降沿时间、时钟信号摆幅。本系统使用具有强大clock clean 功能的时钟合成芯片LMK03001C[3] (国家半导体公司)来产生串行收发器的参考时钟。其输出时钟的最大均方根抖动（RMS jitter）小于550fs，占空比为50%，输出时钟电平标准具有LVDS和LVPECL 两种，其输出时钟的频率可以灵活编程设置从而可以满足不同传输速率的要求使本系统可以适应多种串行传输协议的实现。
2.4 预去加重和均衡参数设计
对于长距离背板传输，由于传输信道的低通特性，高频分量被大幅衰减，造成信号严重失真。为了对抗传输路径对高频分量的过多衰减，有必要在发送端进行预加重或者在接收端加上均衡或者同时使用两种手段。V5 的GTP 单元集成了发送预去加重和接受均衡电路，其中发送预去加重是通过减少不翻转BIT 位的幅值来实现的，均衡为线性均衡，通过一个高通滤波器来控制高频和低频分量的比例来达到均衡效果。预去加重和线性均衡都是通过对信号的畸变来改善接收信号的质量，只有合适的预去加重和线性均衡的比例以及两者之间的组合才能达到改善接收信号质量的目的，否则反而会恶化接收信号的质量。为了找到合适的参数设置，本文利用GTP 的SPICE[4]模型以及串行传输信道的S 参数模型对在不同预去加重和均衡参数设置下的串行链路传输质量进行仿真，从而找出合适的参数设置。
图3 即为在不同发送预去加重比重设置下的仿真结果图。不同的预去加重比例指的是连续发送相同逻辑bit 时，第1 个bit（翻转bit）后的所有bit 位（即不翻转bit）的电平相对于第1bit 位电平的减少量。图3 中间部分显示的是连续3 个高电平比特的发送波形，很明显，后面两个高电平bit 的幅值随预去加重的比例相应地降低了。另外，图中同一个逻辑位里的信号电平并不平坦，造成这种现象的原因主要是信号传输链路上的阻抗不匹配处引起的发射造成的，例如ATCA 单板与ATCA 背板的接插件连接处。


图4 给出的是GTP 在不同参数设置下接收线号的眼图。其中第1 个子图为在发送端未施加预去加重的情况下，接收端FPGA 管脚上的信号眼图。可见，长距离的传输严重恶化了信号的质量，信号眼图趋于闭合；第2 个子图为在发送端施加23%的预去加重时，接收端FPGA 管脚上的信号眼图。预去加重一定程度上弥补了传输信道的低通特性，降低了信号的JITTER，改善了信号的质量。第3 个子图为发送端未施加预去加重而在收端施加25%的均衡，即把75%的原始信号加上25%的高通滤波器的输出作为总的接收信号。如同预去加重一样，通过均衡，高频分量相对被增强，低频分量相对被抑制，有效地补偿了信道的不理想性。第4 个子图为在4.5%的预去加重和25%均衡同时作用时得到的接收信号。可见，预去加重和均衡的有效搭配可以很好地改善原本被严重恶化的传输信号。通过仿真我们得到了在该信道环境下合适的预去加重和均衡的参数。


3. 验证与结果讨论
对本系统的性能测试主要通过两种方式进行：一是采集收发端信号眼图并将其与接收器的波罩(EYE_MASK) [5]进行比较；二是测试串行传输的误码率（BERT：bit error ratio test）。
接收器的EYE_MASK 形象地反映了接收器的灵敏度和动态范围，只有处于接收区域内的信号才能被接收器正确识别，否则采样判决后得到的将是误码。V5 中GTP 单元的最小EYE 为（112ps,150mV），其中112ps 表示的最小眼宽（EYE_WIDTH），150mv 给出的是最小眼高（EYE_HEIGHT）。图5 给出了在靠近FPGA 发送管脚和接收管脚处测得的串行传输收发两端的信号。其中子图1 和子图2 分别为在未施加预去加重情形下的发送和接收信号眼图，子图3 和子图4 是在施加发送端施加42%的预去加重时的发送和接收信号眼图。可以看出，在该测试信道环境下，正常发送信号到达接收端时已经被大幅衰减和畸变，眼宽仅为96ps，眼高仅为70.5mV，均不满足GTP 所要求的（112ps,150mV）。如果不考虑芯片内部的均衡器，该接收信号将不能被正确识别。相反，如果在发送端增加预去加重，则能有效地对抗信道的不理想性，一定程度上降低接收处信号的抖动（jitter），使眼图睁开达到（211ps,191mV）。这一实测结果与之前的仿真和理论分析一致。


用眼图测试的方法可以直接地观测链路上传输信号的质量，拥有直观形象的突出优点。但是，眼图测试法也有很大的局限性。首先，用示波器只能测到链路上或FPGA 管脚上的信号而测不到芯片内部的信号，比如说通过内部均衡器后的信号。这就无法测试均衡的效果。另外，用眼图来判定是否能正确进行传输是不准确的，特别是对于临界状态时更是如此。基于以上考虑，我们用误码率测试的方法进一步对该串行传输系统进行准确地测试。
XILINX 提供了一个专门用于误码率测试的工具IBERT[6]，如图6 所示，其基本原理是在发端发送一个伪随机序列（如PRBS7），接收端接收到序列后再与同一伪随机序列进行校对并记录校对结果。利用这个工具可以动态调整GTP 的参数设置并测出相应的传输误码率。传输误码率的计算如下面公式所示：



通过IBERT 工具可以得到本系统在不同预去加重和均衡参数设置下的无误码（BER<1E-12）采样区间，如表1 所示。


4. 结语
通过仿真和理论分析以及实际的测试验证，本文给出了一种基于Virtex-5 的串行传输系统的设计和验证方案，实现了远距离的3.125Gbps 串行传输。
作者：李林军，来源：中国科技论文在线