确保Virtex-5 DDR2 存储器接口的信号完整性
 
- UID
- 1023229
- 来自
- 中国
|
确保Virtex-5 DDR2 存储器接口的信号完整性
作者:David Banas
Xilinx 公司高级应用工程师
本文向初次尝试设计 Xilinx® Virtex™-5 DDR2 存储器接口的工程师介绍了一些窍门,包括关于首选电路拓扑的快速指南,以及采用数控阻抗 (DCI) 片上终端元件来替代外部终端电阻器的利弊概述。此外,本文还介绍了笔者从以往的设计中积累的实用设计指南和 IBIS 仿真结果。
附件大小确保Virtex-5 DDR2 存储器接口的信号完整性297.67 KB |
|
|
|
|
|