|
- UID
- 1029342
- 性别
- 男
|
通过该步的配置：首先配置MCO无输出，MCO是什么呢？是指可以将stm32的内部时钟通过IO口引脚输出出去，如上图就可以看到，对cfgr的配置，可以有四种mco输出，分别是将pllclk两分频后输出，hsi（片内时钟）输出等。其次：配置ADCPRE就是上图中AHB分频器线面的ADC再次：配置ppre2也就是高速外部时钟APB2，这里设成不分频。高速外部时钟主要驱动一些高速外设，这个在APB2ENR时钟控制寄存器中有介绍再次：配置PPRE1配置低速外部时钟分频APB1这里也全部设成不分频。再次：配置HPRE。这几个位主要用来配置AHB这个寄存器的分频系数这里也设置成不分频。也就是说上图SYSCLK经AHB没有分频。最后：配置SW，以及SWS。表示启用HIS作为系统时钟。到这一步，经过分析得知，RCC->CFGR &= 0xF8FF0000;主要是用来配置ahb等各个分频器的设置，以及将片内时钟作为系统内部时钟。（6） 关闭HSEON,CSSON,PLLONRCC->CR &= 0xFEF6FFFF;通过分析CR寄存器可以看出，该寄存器主要涉及三个时钟PLL,CSS,HSE。（7） 复位HSEBYP.RCC->CR &= 0xFFFBFFFF;这一步有什么作用呢？查询数据手册57页可知，外部时钟源HSE有两种模式，HSEBYP设置为0时，是选择外部晶体作为外部时钟源这种时钟更加精准，当然也是和外部电路有关的。当然因为第（6）步已经设置了HSEON关闭了，所以这一步才可自由设置HSEBYP。（8） 复位PLLSRC,PLLXTPRE,PLLMUL and USBPRERCC->CFGR &= 0xFF80FFFF;注意：在这一部中可能会有这样的疑问：RCC->CFGR &= 0xFF80FFFF LLSRC=0 HSI振荡器时钟经2分频后作为PLL输入时钟PLLXTPRE=0，HSE分频器作为PLL输入，HSE不分频这样不冲突吗？答案是：以最后配置为准，就是最后一次配置会改变前一次的配置，所以说以最后一次配置为准。也就是说后文还有其他代码对其进行定义。那干嘛还要怎么重复配置呢？有时候是有用的。比如你想让stm32超频一会，然后又恢复正常运行，这就有用了。（9） 关闭所有中断RCC->CIR = 0x00000000;（10） 配置向量表#ifndef VECT_TAB_RAM MY_NVIC_SetVectorTable(NVIC_VectTab_RAM,0x0);#else MY_NVIC_SetVectorTable(NVIC_VextTab_FLASH,0x0);#endif 下面对该函数分析：//函数功能：设置向量表偏移地址//NVIC_VectTab：基址//Offset：偏移量void MY_NVIC_SetVectorTable(u32 NVIC_VectTab, u32 Offset) { //检查参数合法性 assert_param(IS_NVIC_VECTTAB(NVIC_VectTab)); assert_param(IS_NVIC_OFFSET(Offset)); SCB->VTOR = NVIC_VectTab|(Offset & (u32)0x1FFFFF80);//设置NVIC的向量表偏移寄存器 //用于标识向量表是在CODE区还是在RAM区}前面两行是用来检查参数合法性，这里不作分析。重点看第三行配置这个向量表有什么用？相见cortexm3权威指南113页向量表的解释这里#define NVIC_VectTab_RAM ((u32)0x20000000)#define NVIC_VectTab_FLASH ((u32)0x08000000)Offset的值为0x0，为偏移地址，地址必须能被64 * 4 = 256整除，具体请看权威手册113页 SCB->VTOR = NVIC_VectTab|(Offset & (u32)0x1FFFFF80);//设置NVIC的向量表偏移寄存器的疑问如下：SCB->VTOR = NVIC_VectTab|(Offset & (u32)0x1FFFFF80);//设置NVIC的向量表偏移寄存器。既然是设置NVIC的向量表偏移量，为什么还要和NVIC_VectTab相或呢。只设置OFFSET不就可以了吗，另外VTOR设置只有BIT【28：7】有作用啊，相或以后也放不下这么多位吧?这个是基址。那个7~28的，你能定义一个28位的数据出来嘛？VTOR设置只有BIT【28：7】，你把(u32)0x1FFFFF80二进制看看是不是【28：7】。然后再看下面一段话： 在<<权威指南>>第一百零四页,有这么一段话: NVIC 中有一个寄存器，称为“向量表偏移量寄存器”（在地址0xE000_ED08处），通过修改它的值就能定位向量表。但必须注意的是：向量表的起始地址是有要求的：必须先求出系统中共有多少个向量，再把这个数字向上增大到是2的整次幂，而起始地址必须对齐到后者的边界上。例如，如果一共有32个中断，则共有32+16（系统异常）=48个向量，向上增大到2的整次幂后值为64，因此地址地址必须能被64*4=256整除，从而合法的起始地址可以是：0x0, 0x100, 0x200等。 向量表偏移量寄存器,也就是SCB->VTOR.它的第29位,用来标识向量表是在CODE区还是RAM区,从而0X1,就是最高3位不去动,这好理解. 但是低位,根据上面这段话的理解,STM32自己有60个中断,加上CM3的16个,总共有76个中断,扩大到2的整次幂,那就是128,然后再乘以4，得到512，也就是0X200.根据这样计算,合法的偏移地址应该是0X0,0X200,0X400,0X600...因此,在此处应该&0X1FFF FE00.才对. 以上是我的理解.实际上确是&0X1FFF FF80;这点,我也有疑问.答案：cortex-m3权威指南上介绍 bit 28-7为向量表的起始地址。所以低7位没有用到，所以&0X80，为的就是将低七位清零。但这里写&0X1FFF FE00，也能达到清零的目的。至于地址必须是512的整数只要offset这个参数注意就可以了。 下面我们回到例说stm32这本书61页的Stm32_Clock_Init()函数：经过上面配置完毕后，下面开始配置外部时钟。Ministm32开发板目前的实都是采用高速外部时钟作为时钟源，在经过MYRCC_Deinit()先将外部时钟源关闭，然后在cfgr重新配置之后，下面就准备开启高速外部时钟。（11） RCC->CR |= 0x00010000;外部高速时钟使能HSEON，前面说过以最后一次设置为准，所以自打这一步开始HSE作为了外部时钟。（12） 等待外部时钟是否就绪While(!(RCC->CR>>17)); (其实这一步的作用和while(RCC->CR&(u32)(1<<17));是一样的，因为在MYRCC_Deinit()中的18位至31位全为0了，当然在论坛中http://www.openedv.com/posts/list/1943.htm第23楼也承认While(!(RCC->CR>>17)这样写有点轻率，23楼这样写道对此，原子哥也说了写成（RCC-CR>>17）&0X01比较合适，但我感觉RCC-CR>>17是不准确的，比方说如果第十八位是1，那么右移17位后不管时钟是否就绪，表达式“RCC-CR>>17”的结果始终为真，这样while（！（RCC-CR>>17））不就没有意义了吗？所以写成（RCC-CR>>17）&0X01才是最准确的)（13） 配置APB1/2=DIV2和AHB = DIV1RCC->CFGR = 0x00000400;(14) 设置PLL分频PLL -=2;RCC->CFGR = PLL <<18;设置PLL 9倍频这里还涉及到了一个问题，如下其实,这里今天林妹妹问了一个比较专业的问题,那就是PLL是一个u8的数据类型,为什么在这里可以右移18位呢?不是早超出了么?其实,我们看看汇编代码就明白了,汇编代码如下: 219: RCC->CFGR|=PLL<<18; //设置PLL值 2~16 0x08000618 4608 MOV r0,r1 0x0800061A 6840 LDR r0,[r0,#0x04] 0x0800061C EA404084 ORR r0,r0,r4,LSL #18 0x08000620 6048 STR r0,[r1,#0x04]可以看到,这个移位操作,是在R0和R1里面进行的,r0，r1均是32位的寄存器,所以,这里的移位操作并不会产生错误(结果是赋值给32位的寄存器:RCC->CFGR).(15) FLASH->ACR |= 0x32 //flash 2个延时周期。FLASH->ACR|=0x32是为了使频率匹配，//具体见《STM32闪存编程》(16) 打开PLLONRCC->CR|=0x01000000;(17) 等待PLL锁定while(!((RCC->CR>>25)&0x01));(18) PLL作为系统时钟RCC->CFGR |= 0x00000002;(19) 等待PLL作为系统时钟设置成功Unsigned char Temp = 0;While(Temp!=0x02){ Temp = RCC->CFGR>>2; Temp &= 0x03;}其实这段代码就是判断SWS，等待系统时钟成功转为PLL时钟。 |
|
