基于FPGA的Σ-∆ 转换中抽样滤波器的设计（2） 滤波器, 影响

yuyang911220

为了估计门延时给系统带来的影响，利用ISim对系统做了综合后仿真。仿真波形如图5所示。可以看出，加入延时文件后，输出结果变化时，在抽取时钟的边沿处产生毛刺，出现了错误的数据。图中的标线处输出结果Dout中出现了52872错误的数据。将仿真波形局部放大如图6所示，从图中可以看出在边沿处出现的毛刺持续时间都很短，所有毛刺数据持续时间都小于3ns，对于这样短暂的毛刺信号，在FPGA内部是无法捕捉到的，因此产生的这些毛刺信号不会对最终的输出结果产生影响，所以后仿真实验结果证明所设计的系统可以正常工作。
仿真结束，生成下载文件下载到芯片内，通过调试验证，实验结果正确，符合设计要求。