首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]关于系统时钟频率的问题

在缺省状态下,总线频率为外部时钟频率的1/2。当PLL开启后,必须通过CLKSEL寄存器的PLLSEL位来选择总线频率的时钟源。如果选择PLL输出,则总线频率也是PLL输出频率的1/2。
海纳百川  有容乃大
返回列表