首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

mc9s12DG128时钟问题

论坛元老

Rank: 8Rank: 8

UID
104380 
性别
男 
1#
strongchen发表于 2007-10-8 10:47 | 显示全部帖子
如果PLL的输出频率为24M，那么总线频率应为12M，即定时器的源时钟频率为12M。
海纳百川  有容乃大
回复 引用

TOP

论坛元老

Rank: 8Rank: 8

UID
104380 
性别
男 
2#
strongchen发表于 2007-10-11 15:50 | 显示全部帖子
CLKSEL=0x80就是选择用PLL的输出时钟作为系统的时钟源。那么总线频率就是PLL输出频率的一半。
海纳百川  有容乃大
回复 引用

TOP

论坛元老

Rank: 8Rank: 8

UID
104380 
性别
男 
3#
strongchen发表于 2007-10-12 10:35 | 显示全部帖子
文档《S12CRGV4.pdf》中有详细的介绍。
海纳百川  有容乃大
回复 引用

TOP

返回列表