请问怎么利用16MHZ的时钟产生25.18MHZ的时钟 - FPGA/CPLD可编程逻辑 - 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 - Powered by Eccn

首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » 请问怎么利用16MHZ的时钟产生25.18MHZ的时钟

返回列表回复发帖

请问怎么利用16MHZ的时钟产生25.18MHZ的时钟

金牌会员

Rank: 6 Rank: 6

UID: 1060
性别: 男

1^#

ecnanjing发表于 2003-10-10 08:08 | 显示全部帖子

频率合成。
倍频后再进行小数分频。
用双时钟可能更简便些！

回复引用