首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

DCM输出时钟下，怎么对输出信号进行偏移约束

金牌会员

Rank: 6Rank: 6

UID
1062083 
性别
男 
1#
打印
tT
yuchengze发表于 2016-11-24 18:27 | 显示全部帖子

DCM输出时钟下，怎么对输出信号进行偏移约束

请教，
用DCM输出时钟clk作为系统时钟下，怎么对输出信号进行偏移约束。
起因是Clock Domains中就没有"clk"项，只有外部输入时钟clk_in!
收藏 分享 评分
回复 引用

订阅 TOP

返回列表