icesword

虽然这不属于NIOS的范围但是我还是回答你吧。我不理解你为什么非要用原理图设计啊，用硬件描述语言很容易就实现了啊。
module busbuild(bus1,bus2,result);
     input  [8:1] bus1;
     input  [8:1] bus2;
     output [16:1] result;
  assign result={bus2,bus1};
endmodule

icesword

当然不可以了，你没看到前面的那个版主说的就是利用名字进行逻辑上的连接么.如果你用不同的名字他们之间就没有关系了啊。