首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

关于:Verilog HDL求教

注册会员

Rank: 2

UID
109240 
性别
男 
1#
timetogo发表于 2005-4-14 11:43 | 显示全部帖子
第一module应该可以编译，只是写的比较怪异
第二个module中module的名字不能用数字开头
g3
回复 引用

TOP

返回列表