首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

avalon总线的时钟频率是可以设置的吗

为什么我在IDE下总是verify failure?报告的base address是exception address? 而我的exception 是用 SDRAM存放的,我认为时SDRAM没有工作,请问遇到这种情况,一般都是哪些地方可能出错?我把所有管脚分配都查了一遍,没有错误
返回列表