5555555.....和我初学时一模一样!
记得两件事,
1,首先把工程建好
2,记住开始时软件会要求输入顶层模块的名称,记得要和你的Verilog模块名称一样!!!
切记!!!!!!!!!!!!!!!!!!!!
这样你的一个小模块就跑起来了!!!
推荐参考书籍:
首先夏宇闻的Verilog书,《VERILOG数字系统设计教程》
看到“虚拟仪表”(不含)之前就可以,后面的东西是凑页数的。
前面的东西一定要认真看!!!那是基础中的基础!!!
如果觉得不够就看一本大牛书:《VERILOG HDL高级数字设计 》
不要指望全部搞定,但记得每个例子都要自己编
如果需要就再买一本《VERILOG HDL数字设计与综合(第二版) 》当工具书查询用。
http://www.china-pub.com/search/power_search/power_search.asp?key1=verilog
这个连接有我上面介绍的书。
最后很重要的一点!!!
Verilog设计必须和ModalSim验证结合!!
不然你永远不知道自己做的是不是正确!
记得硬件模块和软件一样,是调试出来的!!! |