首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

!!重金诚聘VHDL高手帮做大学的小课程设计

END 信号是输入还是输出?
是为了强行宣布结束,还是计算完后的提示?

还有用简单的VHDL语法 N * N 不就自动得到16位的乘积了吗?
还是说必须按位操作?如果这两点讲不清楚,我做不下去
http://bbs.chinaecnet.com/uploadImages/Squarer.rar

我不会VHDL,我用Verilog写了一个,加上测试文件。
祝你好运!!!
另外,实在不行就送老师点Money试试!!!
这是我能够做的全部了
再说一下
这个Project的核心就是解决乘法的问题
8Bit乘法有许多算法,我提供了一个非常简单的,因此对于延迟方面处理的不好
这里乘数和被乘数相同,但是强烈建议你认为分开,
制作一个循环,8bit就7个循环,然后考察乘数的每一位;
比如RA[0] = 0,那么就继续往前走
如果遇到比如RA[1] = 1; 那么16bit的寄存器就等于8bit被乘数按循环节左移后的累加。
这样带来了两个问题,首先是电路的不稳定状态过长,因此需要降低数据频率并增加时钟频率;其次是由于16bit位的限制,如果数据过大再相乘,会超过16bit的限制

因此,为了应付毕设,建议你时钟提高到1ns(1GHZ), 数据频率1us,
选取数据一定要小!呵呵愿你顺利过关,并经常光顾这里
返回列表