mage1982

用Verilog语言，比如
always (posedge clk or posedge reset) begin
if(reset) begin
.....//寄存器赋初值
end
......
end
这样你在按下reset键时就会有初始值

如果你希望一上电就有初始值，
可以考虑使用PLD的ROM