首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

刚毕业的大学生们，付老师传授工作经验(CPLD/FPGA/DSP)

注册会员

Rank: 2

UID
122595 
性别
男 
1#
timmychen发表于 2005-9-27 13:39 | 显示全部帖子
fu_teacher:
你好！
我是大四的一名学生，对FPGA/CPLD很感兴趣。
我想请教一下，在FPGA芯片设计中，对于多时钟系统，是否一定要用一个高频系统时钟把其同步化。
如果是，为什么那？用一个高频系统时钟同步化有 什么益处呢？
谢谢.祝10。1假期快乐
回复 引用

TOP

返回列表