首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教

如果是Verilog描述,就用negedge signal 和posedge signal作为敏感变量。

 

如果是VHDL描述,就用这个signal作为Process的敏感变量,在process里面加上类似下面的语句: if (signal'event and signal='1') --判断上升沿;

[此贴子已经被作者于2005-11-16 11:35:08编辑过]

Poet with knife- Blood Romantic
返回列表