Verilog的一个疑问

注册会员

Rank: 2

UID: 126474
性别: 男

1^#

5460wjh发表于 2006-6-22 21:05 | 显示全部帖子

027-12345678

回复引用

TOP

注册会员

Rank: 2

UID: 126474
性别: 男

2^#

5460wjh发表于 2006-6-22 21:05 | 显示全部帖子

你这段程序的延时实际上是0.35Ｓ，因为当你判断到buffer"b'11111111111111111111
的时候没有对buffer清０，所以到下一次再符合buffer"b'11111111111111111111的时候，就相当于进行了4194304次计数（22位宽的二进制计数器），4194304×0.083uS=0.35S

回复引用

TOP