一切从零开始

？没看明白你的意思

我的理解是第一个时钟准备，第二个时钟数据传输？

process(clk)

variable valid:std_logic:='0';

begin

if(clk'event and clk='0')then

if(valid='0')then

   valid:='1';

else

   dout<=din;

   valid:='0';

end if;

end if;

end process;