首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教quartus2 verilog编译问题

中级会员

Rank: 3Rank: 3

UID
132834 
性别
男 
1#
bemoon发表于 2006-11-30 21:21 | 显示全部帖子
这是个testbench，不能用来综合。
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
132834 
性别
男 
2#
bemoon发表于 2006-12-17 22:10 | 显示全部帖子
Quartus自带的仿真器不支持testbench仿真，只能用波形仿真。
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
132834 
性别
男 
3#
bemoon发表于 2006-12-18 22:51 | 显示全部帖子
你说的对阿，装个modelsim可以嵌入到quartus里面的，应该说可以由quartus调用modelsim。用modelsim仿真好了。
回复 引用

TOP

返回列表