关于ram的几个问题

ram

1 plb/opb上挂载自己的ip核时，如果含有xilinx在core generater中提供的ip是否可以？我的设计中含有这样的一个ip，结果出现以下错误：

2 如果不使用xilinx 提供ip核，如何使用bram，据说在altera的器件中提供一个数据类型专用于bram的操作，请问xilinx中是否含有？

3 FPGA中的分布式ram的大小跟FPGA的门数又没有关系，如果有，请问是怎样的关系？

请各位高手指点

收藏分享评分

回复引用

订阅 TOP

金牌会员

Rank: 6 Rank: 6

UID: 134072
性别: 男

2^#

lianzishu发表于 2007-12-20 19:22 | 显示全部帖子

ERROR:NgdBuild:604 - logical block 'USER_LOGIC_I/u_lcd' with type 'lcd' could
not be resolved. A pin name misspelling can cause this, a missing edif or ngc
file, or the misspelling of a type name. Symbol 'lcd' is not supported in
target 'virtex2p'.

回复引用

TOP

金牌会员

Rank: 6 Rank: 6

UID: 134072
性别: 男

3^#

lianzishu发表于 2007-12-20 19:23 | 显示全部帖子

谢谢

回复引用

TOP

金牌会员

Rank: 6 Rank: 6

UID: 134072
性别: 男

4^#

lianzishu发表于 2007-12-20 19:24 | 显示全部帖子

第二条说的我也知道，只不过这样定义是占用逻辑资源的，我是想使用bram，请问bram如何使用？

回复引用

TOP

金牌会员

Rank: 6 Rank: 6

UID: 134072
性别: 男

5^#

lianzishu发表于 2007-12-20 19:25 | 显示全部帖子

第三条，我感觉应该是有关系的，只是这个关系还没有找到。还是谢谢了

回复引用

TOP