XILINX引脚和频率的问题,请斑竹和大虾们不啬指教,谢谢 大虾, XILINX, 频率, 斑竹, 指教

tanchmeng

在公司实习学着做前辈的项目,项目中用的是的XC3000系列芯片,项目中预先在单片机的ROM区里写好fpga配置数据(全部是十六进制数),然后在上电后由单片机写入数据到fpga进行配置,晶振是34M,可选2M 8M 34M工作频率

问题:
1.本项目中的XC3030芯片是68 pin的,而手头上的ISE8.1 可选型号的封装都大于68 pin（最少的是100 pin）,请问我用Verilog HDL描述的时候该如何处理引脚不一致的问题?

2.如何在晶振34M的前提下选定2M 8M 34M的工作频率?

路过的大虾请指点迷经，万分感激……

tanchmeng

谢谢stone斑竹
另：低版本软件搜了很久很久也没搜到，请哪位大虾有保存的或知道哪里有的麻烦共享一下（上传到中电网的资料共享区也行啊），感激不尽。。。
email:tanchmeng@163.com

tanchmeng

谢谢二位版主热心回答,按一位工程师的建议打算直接把已有的配置数据原封不动的搬过来,我只须关注一下配置流程,可这样却是囫囵吞枣了,也不知前面有多少地雷.
按pengyoubieku的建议那好象也要面临引脚的不一致的问题吧,它原来的设计是针对68 pin XC3030的,这样移植的话能成功吗?

tanchmeng

还有,菜菜的问一下其他公司的设计软件对XILINX芯片能不能兼容呢?
谢谢