首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

毕业设计，H。264反变换反量化的VERILOG实现。怎么做。

注册会员

Rank: 2

UID
135358 
性别
男 
1#
打印
tT
echotheme发表于 2006-3-27 16:32 | 显示全部帖子

毕业设计，H。264反变换反量化的VERILOG实现。怎么做。

VERILOG, 毕业设计, 量化
按照H。264反变换反量化的框图把每一块的东西都写好。再按照它们之间的关系把它们连起来是么？不过我具体不会写诶。。 fficeffice" />
收藏 分享 评分
回复 引用

订阅 TOP

注册会员

Rank: 2

UID
135358 
性别
男 
2#
echotheme发表于 2006-3-27 16:33 | 显示全部帖子
我没办法把框图传上来。。
会的告诉我怎么做啊/
回复 引用

TOP

返回列表