首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]测周期和测频率的转换用VHDL语言能实现吗?

你要实现数字信号周期计算,事实上就是用一个已知频率的计数器去count一个未知的信号。

当这个未知信号满一个或一定数量的周期后,再看你已知频率计数器的count值,这样就可以推出要测信号的周期了。

除法的实现很简单,你不一定要十进制的除法 ,你可以实现十六进制,八进制等的除法 ,就是移位旧可以了。

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm
返回列表