caopengly

Verify failed between address 0x0 and 0xDC27
Leaving target processor paused

你的nios系统设置或硬件有问题了。

系统验证没有通过，程序没有下到sdarm中，有可能是你的sdram配置有问题。

注意你的clk要相移，一般pll -70。FPGA的clk的出处脚要是pllout资源口，保证clk的波形。

你说说sdram的设置吧。

你可以在片上资源先跑跑看。