首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]帮我看看程序(verilog)

这种不是程序的问题,是时序功能的问题。

因为能够读到一些数据,解决的办法,一般是降频,看看是不是因为你给的读取时间太快,然后再慢慢升频。

你需要对时序认真分析,可以用逻辑分析仪看看,是不是想要的波形,看有没有发生波形畸变。

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm
返回列表