caopengly

想毕是你的dsp的计算速度不够，要用fpga来实现并行处理吧。

fpga上面有乘法器的硬核。

也有dspbuilder来实现dsp模块，然后并行处理。

也可以使用带有乘法器的软核，通过定制指令来定制你的dsp命令，然后通过并行。

你自己写verilog实现dsp，路还长啊。。。。