[求助]又一个关于SDRAM的问题 - Altera Nios 软核嵌入式处理器 - 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

论坛元老

Rank: 8 Rank: 8

1^#

caopengly发表于 2007-9-7 12:06 | 显示全部帖子

"SDRAM是13位地址位，16位数据位，应用了PLL产生C0和C1两个输出，一个给Nios系统，无相移，一个给SDRAM，相移-30
在Nios IDE的 _syslib属性页中设置了代码、只读数据、读写数据的内存位置均为SDRAM"

1使用pllout口就是e口对sdram的clk口。

2相移在-70左右。

这个版主不太冷 =========================== 我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm

回复引用

论坛元老

Rank: 8 Rank: 8

2^#

caopengly发表于 2007-9-8 09:42 | 显示全部帖子

"e口输出的波形比c的要好，但是c口就不能用吗？我通过示波器看过，波形质量相差也不是很大，都是那种不规则正弦波模样
"

e口和c口的波形大得多，c口是对内的，e口是对外的。我曾经就遇到这个原因sdram不行的。

这个版主不太冷 =========================== 我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm

回复引用

论坛元老

Rank: 8 Rank: 8

3^#

caopengly发表于 2007-9-10 09:37 | 显示全部帖子

"楼上前辈，在示波器上看到的波形是不是也是那种不规则正弦波模样？"

通过e口出来的是规则的三角波像这样的“/\/\/\/\/\/\....”波形比c口出来的好很多！

这个版主不太冷 =========================== 我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm

回复引用