首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

关于Xilinx FPGA控制DRAM的问题

有ip啊,而且据说在网上可以找到免费的,现在免费的有可能有bug。在xilinx的网页上就可以找到。

你也可以自己写。找准时序就可以。

你也可以通过软核+ip的方式,因为软核的sdram ip是可以配置的。

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm
是的,ram的大小一般altera的为4kb,xillinx的为2kb。
这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm
返回列表