caopengly

从楼主的表达看，lz是想写一个rs锁存器。

锁存器在vhdl语言中一般是没有else时容易产生。

比如在

begin

if r'event and r = '0' then

q <= '0';

iq <= '1';

elsif s'event and s = '0' then

q <= '1';

iq <= '0';

end if;

end process;

就应该可以产生一个latch。当然具体的warning还要具体分析。

caopengly

呵呵，latch一般在程序中是要避免的，因为它对一般毛刺信号没有滤除作用，建议使用同步信号。

当然latch的优点是速度快，不需要clock来打，特殊情况可以使用。

caopengly

"跟本没联进去,q, iq 电平固定, 这个Latch根本动不起来. "

lz的电平没有动起来是指触发条件来了没有动吗？那lz可以根据这个找找触发条件有没有满足要求。

锁存器只会动一次，除非复位。

caopengly

呵呵，建议lz从毛刺产生的原因出发来分析，当然使用同步信号可以滤除毛刺。