首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

在设计FPGA时，有什么需要注意的

论坛元老

Rank: 8Rank: 8

UID
136199 
性别
男 
1#
caopengly发表于 2008-4-11 19:39 | 显示全部帖子

现在设计中有需要很多地方需要考虑的，这里可以提供一些思路：

时钟域的管理

命名技巧

同步设计

状态机

功耗

timing debug

等等

这个版主不太冷 =========================== 我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm
回复 引用

TOP

论坛元老

Rank: 8Rank: 8

UID
136199 
性别
男 
2#
caopengly发表于 2008-4-12 13:59 | 显示全部帖子

呵呵，楼主可以看看

华为同步电路设计规范：http://bbs.eccn.com/ecbbs/dispbbs.asp?BoardID=20&ID=16645&replyID=&skin=1

这个版主不太冷 =========================== 我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm
回复 引用

TOP

返回列表