caopengly

提示的信息是你的设计时间超过了时间裕量。 time violation

这个一般是楼主在设计的风格有点问题。楼主可以把程序贴出来具体分析一下吧。

caopengly

啊，我没有看到呢，你就发到论坛里吧，而且大家可以看到啥。

caopengly

well,from the code style and code function ,I think there should be no problem.I want to know how did you set this entity as top level file.why there are two declear of entitycounter_32 in pre code. and I strongly recommened you use verilog instead of vhdl.littel company use vhdl now.

caopengly

楼主给的信息不足啊，感觉应该是楼主定义的symbol没有找到。楼主是不是没有定义clk或者是clk分配有问题，因为你说你编译和仿真都通过了。建议楼主使用quartus吧，maxplus都淘汰了4-5年了。

现在都使用quartus了，maxplus的error看得不是很多。

楼主可以看看help里面对这个error的解释。