首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

FPGA应用中优化信号完整性?

注册会员

Rank: 2

UID
145514 
性别
男 
1#
打印
tT
guihua发表于 2006-7-28 09:55 | 显示全部帖子

FPGA应用中优化信号完整性?

FPGA, 信号, 应用
CPLD一般可以承受多大的上下过冲？如何处理CPLD  I/O引脚信号上下过冲过大的问题？如何调节CPLD的管教驱动能力？对CPLD局部的宏单元资源紧张的问题，一般有那些处理方式？这些处理对信号完整性是否有影响？
收藏 分享 评分
回复 引用

订阅 TOP

返回列表