首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]请帮我看看verilog的程序,万分感谢!

always @(posedge outabc or posedge outabc)

你的那个always @(outabc)只代表outabc有变化,如果没有变化,一直是高电平,那就不会计数!
david
返回列表