首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
Altera Nios 软核嵌入式处理器
» 一个时钟可以为两个PLL提供输入吗?
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
一个时钟可以为两个PLL提供输入吗?
发短消息
加为好友
cmheaven
当前离线
UID
148457
帖子
17
精华
0
积分
215
阅读权限
30
在线时间
0 小时
注册时间
2006-9-20
最后登录
2009-6-8
中级会员
UID
148457
性别
男
1
#
cmheaven
发表于 2007-8-18 01:26
|
显示全部帖子
CycloneII中每个pll的输入是有固定的管脚提供的,每个pll的时钟输入是独立的,所以一个时钟只能驱动一个pll,要驱动多个就给外部时钟加驱动,连到多个引脚上,哈哈。我就是这么干的~~
回复
引用
TOP
返回列表
综合技术交流
DSP技术
PCB综合技术
工业控制
ARM
嵌入式技术
资料共享
FPGA/CPLD可编程逻辑
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议