请问在DSP Builder里，如何生成Verilog文件？ DSP, Builder, Verilog, 文件

EVOC

我在用DSP Builder，生成的文件都是VHDL的，不知道哪位高人知道如何生成Verilog文件？

同事说不能生成Verilog文件，但是能有软件转换，各位有知道的吗？谢谢各位的指点！