一步一步学ZedBoard & Zynq(四)：基于AXI Lite 总线的从设备IP设计 - FPGA/CPLD可编程逻辑 - 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 - Powered by Eccn

首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » 一步一步学ZedBoard & Zynq(四)：基于AXI Lite 总线的从设备IP设计

返回列表回复发帖

一步一步学ZedBoard & Zynq(四)：基于AXI Lite 总线的从设备IP设计

注册会员

Rank: 2

UID: 149575
性别: 男
来自: Piking

1^#

wtliu发表于 2014-9-19 16:16 | 显示全部帖子

楼主是不是忘了发一步一步学ZedBoard & Zynq（5）了。

回复引用