首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

紧急求助：关于共用时钟问题

贵宾

Rank: 2

UID
15 
性别
男 
1#
32kmcu发表于 2005-12-29 09:41 | 显示全部帖子
要注意一个是你的FPGA是否能接受10M这么低的时钟;
你这样做是可以的,一般晶振是可以轻松带动这两个负载的.但是时钟信号的反射和时钟线的处理要注意.
回复 引用

TOP

贵宾

Rank: 2

UID
15 
性别
男 
2#
32kmcu发表于 2005-12-29 11:22 | 显示全部帖子
一般手册上有讲的,是因为如果你配合PLL使用的话,有个时钟的要求
回复 引用

TOP

返回列表