首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » 请问CPLD对时钟有什么特殊要求吗/？

返回列表回复发帖

请问CPLD对时钟有什么特殊要求吗/？

注册会员

Rank: 2

UID: 158539
性别: 男

1^#

字体大小: tT

amsung发表于 2008-1-11 14:28 | 显示全部帖子

请问CPLD对时钟有什么特殊要求吗/？

我从DSP的CLKOUT引入72MHZ的时钟经过74245变压后送到CPLD（EPM7128S）的GCLK引脚上，但是为什么CPLD不工作？为了测试编了一个小的计数器程序，但是没有输出。CPLD对输入时钟的幅值有什么要求没？

[此贴子已经被作者于2008-1-11 14:28:59编辑过]

收藏分享评分

回复引用